Design and simualtion of an impulse radio UWB transmitter for short range wireless Communications

Sanubari Gezelje Meydan, Vahid (2018) Design and simualtion of an impulse radio UWB transmitter for short range wireless Communications. Masters thesis, University of Mohaghegh Ardabili.

[img]
Preview
Text (طراحی و شبیه سازی یک فرستنده UWB از نوع رادیویی پالسی برای استفاده در ارتباطات بی سیم در فاصله نزدیک)
Vahid sanubari gezelje meydan.pdf

Download (662kB) | Preview
Official URL: http://www.uma.ac.ir

Abstract

In this thesis, a very high bandwidth transmitter circuit is proposed, which uses a few delayed lock loops with low output jitter and improved power consumption in 0.18 μm technology. The precision in determining the pulse shape is one of the features of this thesis, which has a low overall power consumption. The shape and form of the pulse generated will be of a specific high frequency application, which should cover the specific area of the FCC mask that is the result of this thesis. To achieve the clarity and precision requirements of many wireless standards, several DLL-based fractional-N combiners have been proposed. All of them are based on the M / N frequency synthesis structure that suffers from low-frequency locking for low-frequency resolution. In this dissertation, the design of the latency lock loop was performed, which in terms of jitter, power consumption is better than the previous work. In general, a DLL Output Clock pulse is expected to be narrower at higher frequencies and the RIP voltage range decreases in the VCDL. Ripples may have been created by the dead region of the phase-frequency detector, the reference input jitter, the loop delay, the loss of the capacitor charge in the loop filter, and so on. All simulations are done with the H-Spice software, and the output displays are displayed by Spice Explorer.

Item Type: Thesis (Masters)
Persian Title: طراحی و شبیه سازی یک فرستنده UWB از نوع رادیویی پالسی برای استفاده در ارتباطات بی سیم در فاصله نزدیک
Persian Abstract: در این پایان نامه یک مدار فرستنده با پهنای باند بسیار بالا پیشنهاد شده است که در آن از چند حلقه قفل تاخیر با جیتر خروجی پایین و توان مصرفی بهبود یافته در تکنولوژی 0.18 میکرومتر استفاده شده است. دقت زیاد در تعیین شکل پالس یکی از ویژگیهای این پایان نامه است که در کل توان مصرفی پایینی دارد. شکل و صورت پالس ایجاد شده در کاربردهای فرکانس بالای مشخصی قرار خواهد گرفت که باید ناحیه مشخص ماسک FCC را پوشش دهد که در این پایان نامه به این نتیجه رسیده شده است. برای بدست اوردن ملزومات وضوح و دقت فرکانس در بسیاری از استاندارد های بی سیم، چندین ترکیب کننده بر پایه DLL fractional-N، پیشنهاد شده است. تمامی آنها بر پایه ی ساختار سنتز فرکانس M/N می باشند که از زمان قفل طولانی برای وضوح فرکانس کم رنج می¬برند. در این پایان نامه طراحی حلقه قفل تاخیری انجام شد که به لحاظ جیتر، توان مصرفی وضعیت بهتری نسبت به کارهای انجام شده قبلی دارد. به طور کلی، انتظار می رود یک پالس ساعت خروجی DLL در فرکانسهای بالاتر دارای جیتر باریک تری باشد و دامنه ریپل ولتاژ کنترل در VCDL کمتر شود. ریپل ممکن است توسط ناحیه مرده آشکارساز فاز- فرکانس، جیتر ورودی مرجع، تاخیر حلقه، از دست دادن شارژ خازن در فیلتر حلقه و غیره ایجاد شده باشد. تمامی شبیه سازی ها با نرم افزار H-Spice انجام شده و نمایش خروجی ها توسط نرم افزار Spice Explorer نمایش داده شده است.
Supervisor:
SupervisorE-mail
Zare, GholamrezaUNSPECIFIED
Javidan, JavadUNSPECIFIED
Advisor:
AdvisorE-mail
-, -UNSPECIFIED
Subjects: Faculty of Engineering > Department of Electrical & Computer Engineering
Divisions > Faculty of Engineering > Department of Electrical & Computer Engineering
Divisions: Subjects > Faculty of Engineering > Department of Electrical & Computer Engineering
Faculty of Engineering > Department of Electrical & Computer Engineering
Date Deposited: 29 Sep 2018 16:32
Last Modified: 29 Sep 2018 16:32
URI: http://repository.uma.ac.ir/id/eprint/123

Actions (login required)

View Item View Item