BCH Decoder Design to Improve Memory Reliability and Error Correcting in Flash Memories

Nabipour, Saeideh and Javidan, Javad and Zare Fatin, Gholamreza and Nooshyar, Mehdi (2015) BCH Decoder Design to Improve Memory Reliability and Error Correcting in Flash Memories. Masters thesis, university of Mohaghegh Ardabili.

[img] Text (طراحی BCH دیکدر جهت بهبود قابلیت اطمینان حافظه و تصحیح خطا در حافظه¬های فلش)
Saeideh Nabipour.pdf

Download (378kB)
Official URL: http://www.uma.ac.ir

Abstract

Reliability of NAND Flash cells has become an increasing concern, especially with reducing in geometry of semiconductor cell and transistor size. Error Correction Codes (ECC) are used in NAND Flash memory to overcome this challenge which its main task isto overcome thehigherrorrates. Recently, there has been growing research onerrorcorrecting codesusedinNAND Flashmemorycontroller. One of the most common error correction codes in commercial NAND Flash memory is Bose-Chaudhuri-Hocqunghem (BCH) codes. TheBCHerror correctioncodes is implemented through two blocks: 1) BCH encoder 2) BCH decoder, which weintroduced themthen we have used a new optimized method that not only maintains the reliability of cell but also improves the memory efficiency. The BCH codeword is decoded by passing through three stages: calculating the syndrome, calculating the error location polynomial and the Chien search algorithm to find error locations. Thereare twochallengesinthe optimization process ofBCHdecoder: speeding up the computationand reducingthe hardware complexity. To increase the decoding throughput, a parallel decoder is used by utilizing parallel architectures for various building blocks. To implement parallel BCH decoder in an area-efficient manner, an iterative matching scheme is proposed to reduce the Chien search hardware complexity. The proposed scheme reduces common modulo 2 additions within groups of Galois Field (GF) multiplier in Chien search block. The encoder and decoder blocks have been implemented by VHDL language programming and synthesized in Xilinx ISE. The proposed method applied on set of codewords and could reduce the decoding time and hardware complexity

Item Type: Thesis (Masters)
Persian Title: طراحی BCH دیکدر جهت بهبود قابلیت اطمینان حافظه و تصحیح خطا در حافظه¬های فلش
Persian Abstract: کاهش ابعاد ترانزیستورها در نسل جدید حافظه¬هایNAND Flash و رهسپار شدن آن‌ها به سمت حوزه¬¬¬های طراحی نانومترمنجر به عدم صحت در برنامه¬ریزی و پاک کردن اطلاعات در این طراحی¬ها شده است؛ درنتیجه قابلیت اطمینان در ذخیره¬سازی به¬عنوان چالشی مهم در ساختار این نوع حافظه¬ها تبدیل شده است. جهت مقابله با چنین چالشی در کنترلر این نوع از حافظه¬ها، بلوکی به نام ECCتعبیه ‌شده است که وظیفه¬ی اصلی آن غلبه بر نرخ بالای خطا است، به¬طوری¬که جهت افزایش اطمینان در ذخیره¬سازی، از کدهای تصحیح خطا استفاده می¬شود. تاکنون مطالعات گوناگونی روی کدهای تصحیح خطای به کار گرفته‌شده درکنترلر حافظه‌های NAND Flash صورت گرفته است. در این پایان‌نامه ساختار کدهای تصحیح خطای BCH و دو بلوک BCH اینکدر و دیکدر موردبررسی قرار می‌گیرد و روش¬هایی جهت بهینه¬سازی بلوک دیکدر BCH ارائه می¬شود تا ضمن بهبود قابلیت اطمینان در ذخیره¬سازی منجر به افزایش کارایی حافظه شود. فرآیند کدگشایی و تصحیح خطا در بلوک دیکدر BCH توسط سه زیر بلوک انجام می¬گیرد: بلوک تولید سیندروم، بلوک تولید چندجمله¬ای خطایاب و بلوک Chien Search جهت یافتن مکان وقوع خطا. دو نکته¬ی اساسی که در فرآیند بهینه¬سازی بلوک دیکدر BCH مطرح است، میزان تأخیر در فرآیند تصحیح خطا و حجم سخت‌افزاری هر یک از زیر بلوک¬ها است. درنتیجه جهت غلبه بر چنین مشکلی روشی مؤثر مبتنی بر معماری موازی برای زیر بلوک‌های دیکدرBCH پیشنهاد شده است که منجر به کاهش میزان تأخیر زمانی و تسریع در انجام محاسبات خواهد شد، از طرفی راه‌حل پیشنهادی ما جهت کاهش حجم سخت-افزار بلوک دیکدرBCH، استفاده از الگوریتم تطبیق تکرارشونده¬ها جهت حذف گیت¬های XOR تکراری در بلوک Chien Search است که بیشترین حجم سخت¬افزاری بلوک دیکدر BCH را اشغال کرده است. روش¬های پیشنهادی توسط زبان توصیف سخت¬افزار VHDLشبیه¬سازی و سپس جهت ارزیابی پارامترهای زمان، فرکانس کار، توان عملیات و حجم سخت¬افزار درXilinx ISE سنتز شده است. روش¬های پیشنهادی بر روی مجموعه¬ای از داده¬ها اعمال‌شده و ضمن حفظ کارکرد اصلی توانسته است زمان فرآیند تصحیح خطا و حجم سخت¬افزاری بلوک دیکدر BCH را کاهش دهد.
Supervisor:
SupervisorE-mail
Javidan, JavadUNSPECIFIED
Zare Fatin, GholamrezaUNSPECIFIED
Advisor:
AdvisorE-mail
Nooshyar, MehdiUNSPECIFIED
Subjects: Faculty of Engineering > Department of Electrical & Computer Engineering
Divisions > Faculty of Engineering > Department of Electrical & Computer Engineering
Divisions: Subjects > Faculty of Engineering > Department of Electrical & Computer Engineering
Faculty of Engineering > Department of Electrical & Computer Engineering
Date Deposited: 13 Dec 2018 14:08
Last Modified: 13 Dec 2018 14:08
URI: http://repository.uma.ac.ir/id/eprint/2281

Actions (login required)

View Item View Item